GS8320Z36AGT-200 SRAM 2.5 یا 3.3V 1M x 36 36M مدارهای یکپارچه IC
دسته بندی:
مدارهای مجتمع ICS
قیمت:
Email us for details
روش پرداخت:
پی پال، TT، وسترن یونیون
مشخصات
کد تاریخ:
جدیدترین کد
حمل و نقل:
DHL/UPS/Fedex
شرایط:
جدید*اصلی
تضمین:
۳۶۵ روز
بدون سرب:
مطابقت با روش رو
زمان های سرب:
ارسال فوری
بسته بندی:
BGA-165
سبک نصب:
SMD/SMT
مقدمه
GS8320Z36AGT-200 SRAM 2.5 یا 3.3V 1M x 36 36M
| تکنولوژی GSI | |
| دسته بندی محصول: | SRAM |
| RoHS: | جزئیات |
| 36 مگابایت | |
| 1 M x 36 | |
| 6.5 ns | |
| 200 مگاهرتز | |
| موازی | |
| 3.6 ولت | |
| 2.3 ولت | |
| 205 mA، 240 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| TQFP-100 | |
| سینی | |
| برند: | تکنولوژی GSI |
| نوع حافظه: | SDR |
| حساس به رطوبت: | آره |
| نوع محصول: | SRAM |
| سری: | GS8320Z36AGT |
| 18 | |
| زیر دسته: | حافظه و ذخیره سازی داده |
| نام تجاری: | SRAM NBT |
| نوع: | خط لوله NBT / جریان |
T
GS8320Z36AGT یک SRAM 36Mbit Static Synchronous است. SRAM های NBT GSI مانند ZBT، NtRAM، NoBL یا سایر
خواندن / دوبار نوشتن دیر یا جریان از طریق SRAM خواندن / نوشتن دیر ، اجازه استفاده از تمام پهنای باند موجود بس را می دهد
با از بین بردن نیاز به وارد کردن چرخه های deselect زمانی که دستگاه از چرخه های خواندن به نوشتن تغییر می کند.
دستگاه هم زمان، آدرس، ورودی داده ها و ورودی های کنترل خواندن / نوشتن در لبه در حال افزایش ساعت ورودی ضبط می شوند.
کنترل نظم شتاب (LBO) باید برای عملکرد مناسب به یک خط قدرت متصل شود. ورودی های نامتزامن شامل حالت خواب هستند
enable (ZZ) و Output Enable. Output Enable می تواند برای رد کردن کنترل همزمان درایورهای خروجی و
در هر زمان درایورهای خروجی RAM را خاموش کنید. چرخه های نوشتن به صورت داخلی خود را به زمان بندی می کنند و توسط لبه در حال افزایش RAM آغاز می شوند.
ورودی ساعت. این ویژگی از پیچیدگی تولید پالس نوشتن چپ که توسط SRAM های نامساوی مورد نیاز است و ساده می کند
زمان بندی سیگنال ورودی: GS8320Z36AGT می تواند توسط کاربر برای کار در حالت خط لوله یا جریان تنظیم شود.
به عنوان یک دستگاه هم زمان لوله کار می کند، به این معنی که علاوه بر لبه در حال افزایش، ثبت کننده های فعال شده که ورودی را ضبط می کنند
برای چرخه های خواندن، داده های خروجی SRAM به طور موقت در سیستم ذخیره می شوند.
ذخیره شده توسط رجیستر خروجی لبه ای در طول چرخه دسترسی و سپس به رانندگان خروجی در افزایش بعدی آزاد می شود
GS8320Z36AGT با تکنولوژی CMOS با عملکرد بالا GSI اجرا شده و در یک نسخه از
بسته استاندارد JEDEC 100 پین TQFP.
ویژگی های کلیدی
- عملکرد NBT (بدون اتوبوس برگشت) امکان استفاده از اتوبوس خواندن-نوشتن-خواندن را فراهم می کند. کاملاً با هر دو پین سازگار است
- از طریق لوله ها و از طریق SRAM های NtRAMTM، NoBLTM و ZBTTM جریان می یابد
- 2.5 ولت یا 3.3 ولت +10٪/10٪ منبع برق هسته ای
- 2.5 ولت یا 3.3 ولت I/O
- حالت Pipeline و Flow Through قابل تنظیم توسط کاربر
- پین LBO برای حالت خطی یا Interleave Burst
- پین سازگار با دستگاه های 2Mb، 4Mb، 8Mb و 16Mb
- عملیات نوشتن بایت (بایت 9 بیت)
- 3 تراشه فعال سیگنال برای گسترش آسان عمق
- ZZ Pin برای خاموش کردن اتوماتیک
- بسته TQFP 100 سرب مطابق با RoHS در دسترس است
ارسال RFQ
ذخایر:
مقدار تولیدی:
1pcs
