GS88036CGT-200I SRAM 2.5 یا 3.3V 256K x 36 9M مدارهای یکپارچه
GS88036CGT-200I SRAM 2.5 یا 3.3V 256K x 36 9M مدارهای یکپارچه
| تکنولوژی GSI | |
| دسته بندی محصول: | SRAM |
| RoHS: | جزئیات |
| 9 مگابایت | |
| ۲۵۶ کیلوگرم x ۳۶ | |
| 6.5 ns | |
| 200 مگاهرتز | |
| موازی | |
| 3.6 ولت | |
| 2.3 ولت | |
| 160 mA، 190 mA | |
| -40 سانتيگراد | |
| + 85 C | |
| SMD/SMT | |
| TQFP-100 | |
| سینی | |
| برند: | تکنولوژی GSI |
| نوع حافظه: | SDR |
| حساس به رطوبت: | آره |
| نوع محصول: | SRAM |
| سری: | GS88036CGT |
| 72 | |
| زیر دسته: | حافظه و ذخیره سازی داده |
| نام تجاری: | SyncBurst |
| نوع: | خط لوله / جریان |
توضیحات
- پین FT برای جریان قابل تنظیم توسط کاربر یا عملیات لوله کشی
- عملیات حذف انتخاب یک چرخه (SCD)
- 2.5 ولت یا 3.3 ولت +10٪/10٪ منبع برق هسته ای
- 2.5 ولت یا 3.3 ولت I/O
- پین LBO برای حالت خطی یا شکسته شده
- مقاومت های ورودی داخلی روی پین های حالت اجازه می دهد پین های حالت شناور
- حالت پیش فرض به حالت Interleaved Pipeline
- عملیات Byte Write (BW) و/یا Global Write (GW)
- چرخه ی نوشتن داخلی با زمان بندی خودکار
- خاموش کردن اتوماتیک برای برنامه های قابل حمل
- بسته TQFP استاندارد JEDEC 100 سرب
- بسته TQFP 100 سرب مطابق با RoHS در دسترس است
- پین FT برای جریان قابل تنظیم توسط کاربر یا لولهعملیات
- عملیات حذف انتخاب یک چرخه (SCD)
- 2.5 ولت یا 3.3 ولت +10%/- 10% منبع برق هسته ای
- 2.5 ولت یا3.3 ولت I/O
- پین LBO برای حالت خطی یا شکسته شده
- مقاومت های ورودی داخلی روی پین های حالت اجازه می دهد پین های حالت شناور
- حالت پیش فرض به حالت Interleaved Pipeline
- عملیات Byte Write (BW) و/یا Global Write (GW)
- چرخه ی نوشتن داخلی با زمان بندی خودکار
- خاموش کردن اتوماتیک برای برنامه های قابل حمل
- بسته TQFP استاندارد JEDEC 100 lcad
- بسته TQFP 100 سرب مطابق با RoHS در دسترس است
کنترل
آدرس ها، I/O داده ها، تراشه فعال (E1، E2، E3) ، انفجار آدرس
ورودی های کنترل (ADSP، ADSC، ADV) و ورودی های کنترل نوشتن
(Bx، BW، GW) هم زمان هستند و توسط یک
ورودی ساعتی با لبه مثبت (CK) ، فعال کردن خروجی (G)
و کنترل خاموش کردن قدرت (ZZ) ورودی نامتزامن هستند.
چرخه ها می توانند با ورودی های ADSP یا ADSC آغاز شوند.
حالت بارست، آدرس های بارست بعدی تولید می شوند
در داخل و توسط ADV کنترل می شوند.
شمارنده می تواند برای شمارش در هر دو خطی یا پیکربندی شود
دستور interleave با ورودی LBO (Linear Burst Order)
نیازی به استفاده از تابع Burst نیست. آدرس های جدید می توانند بارگذاری شوند
در هر چرخه بدون کاهش عملکرد تراشه.
مقدار جریان از طریق لوله
عملکرد ثبت داده های خروجی را می توان با
کاربر از طریق پین حالت FT (Pin 14) ، حالت FT را نگه دارید
پین پایین قرار می دهد RAM در جریان از طریق حالت، باعث
داده های خروجی برای دور زدن ثبت داده های خروجی.
حافظه حافظه را در حالت Pipcline قرار می دهد،
رجیسترهای خروجی داده ها
SCD Pipelined می خواند
GS88018/32/36CT یک SCD (یک چرخه باز) است.
SRAM همگام لوله کشی شده. DCD (Deselect Dual Cycle)
نسخه های SCD SRAMs در دسترس هستند
يک مرحله کمتر از دستورات خوندن فرمان ميده
شروع به خاموش کردن خروجی های خود را بلافاصله پس از desclect
دستور در ثبت ورودی ثبت شده است.
نوشتن باایت و نوشتن جهانی
عملیات نوشتن بایت با استفاده از بایت Write enable انجام می شود
(BW) ورودی ترکیب شده با یک یا چند بایت جداگانه نوشتن
علاوه بر این، Global Write (GW) برای
نوشتن تمام بایت ها در یک زمان، صرف نظر از بایت نوشتن
ورودی های کنترل
حالت خواب
قدرت کم (وضعیت خواب) از طریق ادعا به دست می آید
(بالا) از سیگنال ZZ، یا با متوقف کردن ساعت (CK).
اطلاعات حافظه در حالت خواب حفظ می شوند.
ولتاژ هسته و رابط
GS8801 8/32/36CT با قدرت 2.5 ولت یا 3.3 ولت کار می کند
تمام ورودی ها 3.3 و 2.5 ولت سازگار هستند.
پین های قدرت خروجی (Vppo) برای جدا کردن سر و صدا خروجی استفاده می شوند.
از مدارهای داخلی و 3.3 و 25 ولت سازگار هستند.
