CY7C1411KV18-250BZXC SRAM - حافظه همزمان QDR II IC 36Mbit موازی 250 MHz ICS
CY7C1411KV18-250BZXC,IC حافظه CY7C1411KV18-250BZXC,SRAM - IC حافظه QDR II همزمان
,CY7C1411KV18-250BZXC Memory IC
,SRAM - Synchronous QDR II Memory IC
CY7C1411KV18-250BZXC SRAM - حافظه همزمان QDR II IC 36Mbit موازی
ICS 250 MHz
| اینفینیون | |
| دسته بندی محصول: | SRAM |
| RoHS: | جزئیات |
| 36 مگابایت | |
| 4 M x 8 | |
| ۴۵۰ PS | |
| 250 مگاهرتز | |
| موازی | |
| 1.9 ولت | |
| 1.7 ولت | |
| 460 mA | |
| 0 C | |
| + 70 C | |
| SMD/SMT | |
| FBGA-165 | |
| سینی | |
| برند: | تکنولوژی های اینفینیون |
| نوع حافظه: | ناپایدار |
| حساس به رطوبت: | آره |
| نوع محصول: | SRAM |
| سری: | CY7C1411KV18 |
| زیر دسته بندی: | حافظه و ذخیره سازی اطلاعات |
| نوع: | هم زمان |
توضیحات
CY7C1411KV18، CY7C1426KV18، CY7C1413KV18، و CY7C1415KV18 1.8 ولت هم زمان هستند
SRAMهای لوله ای، مجهز به معماری QDR II. معماری QDR II شامل دو پورت جداگانه است:
پورت خواندن و پورت نوشتن به آرایه حافظه دسترسی دارند. پورت خواندن خروجی داده های اختصاصی دارد
برای پشتیبانی از عملیات خواندن و پورت نوشتن ورودی داده های اختصاصی برای پشتیبانی از عملیات نوشتن دارد.
معماری QDR II ورودی داده ها و خروجی داده ها را به طور کامل از بین می برد
در هر پورت از طریق یک دستگاه I/O دسترسی پیدا می شود.
آدرس ها برای آدرس های خواندن و نوشتن بر روی لبهای متناوب در حال افزایش هستند
ساعت ورودی (K): پورتهای خواندن و نوشتن دسترسی به QDR II مستقل از یکدیگر هستند.
برای به حداکثر رساندن سرعت انتقال داده، هر دو پورت خواندن و نوشتن مجهز به رابط های DDR هستند.
مکان با چهار کلمه ۸ بیتی (CY7C1411KV18) ، کلمات ۹ بیتی ((CY7C1426KV18) ، کلمات ۱۸ بیتی مرتبط است
(CY7C1413KV18) ، یا 36-bitwords (CY7C1415KV18) که به ترتیب به داخل یا خارج از دستگاه.
از آنجا که داده ها می توانند به داخل و خارج از دستگاه در هر لبه در حال افزایش هر دو ساعت ورودی منتقل شوند
(K و K و Cand C) ، پهنای باند حافظه به حداکثر میرسد در حالیکه طراحی سیستم را با حذف
اتوبوس ¥turnarounds.Deep expansion is accomplished with port selections whichenables each port to operate. گسترش عمیق با انتخاب پورت انجام می شود که به هر پورت امکان کار می دهد.
به طور مستقل. همه ورودی های هم زمان از طریق ثبت ورودی که توسط ساعت ورودی K یا K کنترل می شود، عبور می کنند.
تمام خروجی داده ها از طریق ثبت کننده های خروجی که توسط C یا C کنترل می شوند (یا K یا K در یک دامنه ساعت واحد) عبور می کنند.
ساعت های ورودی. نوشته ها با مدار های نوشتن خود-زمان بر روی تراشه انجام می شوند.
ویژگی ها
■ جدا کردن پورت های مستقل خواندن و نوشتن
پشتیبانی از تراکنش های همزمان
■ ساعت 333 مگاهرتز برای پهنای باند بالا
■ استفاده از چهار کلمه برای کاهش فرکانس اتوبوس آدرس
■ دوسرعت داده (DDR) رابط ها در هر دو پورت خواندن و نوشتن ((داده های منتقل شده در 666 MHz) در 333 MHz
■ دو ساعت ورودی (K و K) برای زمان بندی دقیق DDR
✅ SRAM فقط از لبه های بلند استفاده می کند
■ دو ساعت ورودی برای داده های خروجی (C و C) برای به حداقل رساندن عدم مطابقت ساعت و زمان پرواز
■ ساعت های اکو (CQ و CQ) جمع آوری داده ها را در سیستم های با سرعت بالا ساده می کنند
■ اتوبوس ورودی آدرس متعدد تک قفل ورودی آدرس برای پورتهای خواندن و نوشتن
■ انتخاب بندر جداگانه برای گسترش عمق
■ نوشته های همزمان با زمان بندی داخلی
■ QDR® II با تاخیر خواندن 1.5 چرخه کار می کند
■ عملکرد مشابه دستگاه QDR I با تاخیر خواندن 1 چرخه زمانی که DOFF با Low تایید شده است
■ در دسترس در پیکربندی های × 8، × 9، × 18 و × 36
■ هماهنگی کامل داده ها، ارائه آخرین داده ها
■ VDD هسته ای = 1.8 V (± 0.1 V) ؛ I/O VDDQ = 1.4 V به VDD
■ در بسته FBGA با 165 توپ (13 × 15 × 1.4 میلی متر)
■ در هر دو بسته بدون Pb و بدون Pb ارائه می شود
■ بافرهای خروجی HSTL با محرک متغیر
■ پورت دسترسی JTAG 1149.1 سازگار
■ حلقه قفل شده فاز (PLL) برای قرار دادن دقیق داده ها
